

Esercizio Supponiamo di voler costituire un banco di memoria
di dimensione $S_L = \frac{1}{2} \text{ GB}$, $n_b = 32$, avendo a disposizione i chip
seguenti soli

tipo	dim (MB)	m chip = bit indirizzo	n dip. #bit dati	quantità
A	256	<u>28</u>	8	1
B	256	27	<u>16</u>	1
C	<u>128</u>	26	16	1
D	128	<u>27</u>	8	1
E	64	26	<u>8</u>	<u>4</u>

① Scoprire il valore degli elementi incogniti

② Progettare il banco

③ $\rightarrow m_A$) $256 \text{ MB} = 2^m \times 8$ $1 \text{ B} = 8 \text{ bit}$

$$2^{8+20+3} = 2^{m+3}$$

$$31 = m+3 \Rightarrow m = 28$$

n_b) $256 \text{ MB} = 2^{27} \times n_b$

$$2^{28+3-27} = n_b \Rightarrow n_b = 2^4 = 16$$

dime) $\dim G = 2^{26} \cdot 16 = 2^{10} \text{ Nbit} = 2^7 \text{ MB} = 128 \text{ MB}$

M_d) $128 \text{ MB} = 2^m \cdot 8$

$$2^{9+20+3} = 2^{m+3} \Rightarrow m = 27$$

n_E) $1 \text{ GB} = 2^{26} \times n_E \Rightarrow 2^{26+3} = 2^{26} \times n_E \Rightarrow n_E = 2^3 = 8$

q_E) $1 \text{ GB} = 1024 \text{ MB}$

$$1024 = 256 + 256 + 128 + 128 + q_E \times 64 \Rightarrow q_E = 4$$

→ Osserviamo che

$$1 \text{ GB} = 2^{30} \text{ MB} = 2^{30} \text{ B} = 2^{m_{\text{blocchi}}} \times \text{GB} \Rightarrow m_{\text{blocchi}} = 28$$

$$2^{28}$$

Numero degli indirizzi presenti nel banco $\rightarrow 256 \text{ M}$ (megarad di memoria)

A₂₇ A₂₆ ... A₀ indirizzo del banco

4B 28 bit

64M	A	E ₁	C	e
64M	A	E ₂	E ₃	E ₄
64M	A	D	B	B
64M	A	D	B	B

→ Suddivide il banco di memoria in blocchi di dimensione $4 \times 64 \text{ MB}$ utilizzando le formule della tatica precedente

Per le disposizioni dei blocchi che ha a disposizione (la cui dimensione è multiplo intero di 64 MB) la scelta è arbitraria

Consideriamo ora le leggi di funzionamento dei CS dei vari blocchi

totale

- Lo spazio di indirizzamento V dei blocchi A, per come li ho disposti, è pari allo spazio di indirizzamento del banco, pertanto i blocchi A devono funzionare tutti contemporaneamente

$$\overline{CS}_A = 0$$

- I blocchi B devono funzionare quando l'indirizzo appartiene alla seconda metà del banco, cioè è del tipo $1x \dots x$.

Pertanto

$$1 \text{ se } 1x \dots x$$

$$\overline{CS}_B =$$

$$0 \text{ se } 0x \dots x$$

$$\Rightarrow \overline{CS}_B = \overline{A}_{27}$$

I blocchi D funzionano come i B, dunque $\overline{CS}_D = \overline{CS}_B$


Il blocco t_1 ed i blocchi C devono funzionare quando l'indirizzo si trova sulla prima schiera del braccio

A_{27}	A_{26}	\overline{CS}_C	
0	0	0	$\overline{CS}_C = \overline{CS}_{E1} = \overline{\overline{A}_{27} \cdot \overline{A}_{26}} = A_{27} + A_{26}$
0	1	1	
1	0	1	
1	1	1	


I blocchi E_2, E_3, E_4 funzionano quando l'indirizzo si trova sulla seconda schiera, pertanto

A_{27}	A_{26}	\overline{CS}_i	
0	0	1	$\overline{CS}_{Ei} = \overline{\overline{A}_{27} \cdot \overline{A}_{26}} = A_{27} + \overline{A}_{26}$
0	1	0	$i=3, 4$
1	0	1	
1	1	1	

Per gestire il braccio di memoria sono necessarie una rete combinatoria del tipo




DECODER \rightarrow rete combinatoria che, dati n bit in ingresso, presenta in uscita 2^n linee, una sola delle quali presenta un valore diverso dalle altre




Il Multiplexer (MUX) è uno switch comutatore che funziona da selettore secondo una funzione logica.

D. $f(x_1, x_0) = (\bar{x}_1 \bar{x}_0) f_0 + (\bar{x}_1 x_0) f_1 + (x_1 \bar{x}_0) f_2 + (x_1 x_0) f_3$

Circuitualmente questo corrisponde a



Sono vere indicate anche con il simbolo



x_1, x_0 sono degli INGRESSI di SELEZIONE

MUX

realizza una qualsiasi funzione combinatoria in n variabili

Funzione come un interruttore a più scatti, permettendo la preparazione di un unico segnale fra 2^n scelte (e n sono qui i segni)



Esempio Formalizziamo la seguente tabella di scelta

x_2	x_1	x_0	f
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0


Forme concerne:

$$SP: (\bar{x}_2 \bar{x}_1 \bar{x}_0) + \bar{x}_2 \bar{x}_1 x_0 + \bar{x}_2 x_1 \bar{x}_0 + x_2 \bar{x}_1 \bar{x}_0$$

$$PF: (x_2 + \bar{x}_1 + x_0) \cdot (\bar{x}_2 + x_1 + \bar{x}_0) \cdot (\bar{x}_2 + \bar{x}_1 + x_0) \cdot (x_2 \bar{x}_1 + \bar{x}_0)$$

con Karnaugh

x_2	00	01	11	10
0	1	1	1	0
1	1	0	0	0



→ per realizzare \oplus_3 sono necessarie

- 1 porta OR a 8 uscite
- 8 porte AND a 4 uscite

E' possibile realizzare un MUX più economico di \oplus_3 che realizzi tuttavia la stessa funzione logica
→ scrivo le f funzioni di una delle uscite di ingresso di \oplus_3 (es. $f = f(x_0)$).


x_2	x_1	x_0	f
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

$f_0(x_0) = 1$

$f_1(x_0) = x_0$

$f_2(x_0) = \bar{x}_0$

$f_3(x_0) = 0$



$(x_2, x_1, x_0), f_0(x_0), f_1(x_0), f_2(x_0), f_3(x_0)$ sono tutte a sola bit. funz. simpl. con una var. esterna



Per realizzare \oplus_4 sono necessarie 1 porta OR a 4 ingressi e 4 porte AND a 3 ingressi.

Ora. La logica dello dispositivo è fra \oplus_3 e \oplus_4 in termini di funzionalità ma è stato fatto che il multiplexer realizza l'una tabella di verità, e pertanto ci è venuta direttamente l'espressione del numero di uscite: aggiungere una possibile uscita per la dimensione del MUX (da 0 a 8 porte AND con uscita opportunamente uscita).

L'aritmetica attraverso la logica

Il calcolatore nel suo interno lavora con funzioni logiche, sono aritmetiche; per implementare il suo interno funzioni di tipo aritmetico c'è pertanto necessario utilizzare operazioni logiche.

Il COMPARATORE è una rete combinatoria che, dati due numeri A e B da n bit in rappresentazione binaria, stabilisce se $A \geq B$.



la somma di questi tre eventi (ognuno dei quali puo' assumere esclusivamente valore 0 o 1) deve essere 1

a_i	b_i	$e_i = "a_i = b_i"$	$g = "a_i > b_i"$	$l = "a_i < b_i"$
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0

*OR negato

$$a_i = \overline{D_a} e_i$$

$$a_i = \overline{D_b} g_i$$


$$a_i = \overline{D_b} e_i$$

$$e = e_{n-1} \cdot e_{n-2} \cdots e_1 \cdot e_0 \quad \alpha \quad E=0 \quad a_i > b_i \quad \text{V} \quad a_i < b_i$$

$$G = g_{n-1} + g_{n-2} e_{n-1} + e_{n-1} e_{n-2} g_{n-3} + \dots$$

$L = e_n \cdot e_{n-1} \cdots e_1 \cdot e_0$

Supponiamo di voler realizzare un dispositivo che implementi la somma binaria fra due numeri.



e carry bit
(bit di spillo della somma)

Le tavole di verità e'

a ₁	a ₀	b ₁	b ₀	c	s ₁	s ₀
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	1

		b ₁ b ₀	00	01	101	10
		a ₁ , a ₀	00	01	101	10
		00	0	0	0	0
		01	0	0	1	0
		11	0	1	1	1
		10	0	0	1	1

$$C = a_0 b_1 b_0 + a_1 b_1 + a_1 a_0 b_0$$

consideriamo

$a_0 b_1 b_0 \Rightarrow a_1, a_0 \in \text{disponibili}$
(perché $a_0=1$)
 $b_1 b_0 \leq 3$ (perché entrambi sono a 1)

$$a_1 b_1 \Rightarrow$$


$a_1, a_0 \in b_1 b_0$
valgono cose vere
dunque 2 perché
 $a_1=1$ $b_1=1$

$$a_1 a_0 b_0 \Rightarrow$$

a_1, a_0 vale true
 $b_1 b_0 \in \text{disponibili}$
(perché $b_0=1$)

ROM

Una ROM (Read Only Memory) è un dispositivo che realizza in scala 1:1 una tabella di uscite in logica positiva. È una memoria di sola lettura, nella quale tutti i possibili valori sono stati già precalcolati. Circuiualmente, ogni ROM è costituita da un blocco AND che si comporta da decoder (da m ingressi presenta 2^m uscite 2nd enti) e da un blocco OR che fornisce codifico una funzione da n bit a partire da 2^m ingressi



✓ L'encoder è un disp.
programmabile: realizza
1:1 una funzione
logica

Dal punto di vista funzionale, una ROM si comporta come una memoria non volatile di dimensione

$$S = 2^m \times n$$

↓
memoria che permette la lettura
ma non la scrittura dei suoi
dati e che memorizza quanto
memorizzato

→ il decoder genera tutti i possibili enti e li trasmette all'encoder