

15 ottobre 2010.
Esercizio Supponiamo di voler costruire un banco di memoria di dimensione $S_{\text{banco}} = 1 \text{ GB}$, $n_{\text{banco}} = 32$, avendo a disposizione i chip sottoelencati

tipo	dim (MB)	m chip = bit indirizzo	n chip # bit dati	quantità
A	256	<u>28</u>	8	1
B	256	27	<u>16</u>	1
C	<u>128</u>	26	16	1
D	128	<u>27</u>	8	1
E	64	26	<u>8</u>	<u>4</u>

① Scoprire il valore degli elementi incogniti

② Progettare il banco

① → m_A) $256 \text{ MB} = 2^m \times 8$ $1 \text{ B} = 8 \text{ bit}$
 $2^{8+20+3} = 2^{m+3}$
 $31 = m+3 \Rightarrow m = 28$

n_b) $256 \text{ MB} = 2^{27} \times n_b$
 $2^{28+3-27} = n_b \Rightarrow n_b = 2^4 = 16$

dim C) $\text{dim C} = 2^{26} \cdot 16 = 2^{10} \text{ Mbit} = 2^7 \text{ MB} = 128 \text{ MB}$

m_d) $128 \text{ MB} = 2^m \cdot 8$
 $2^{9+20+3} = 2^{m+3} \Rightarrow m = 27$

n_E) $64 \text{ MB} = 2^{26} \times n_E \Rightarrow 2^{26+3} = 2^{26} \times n_E \Rightarrow n_E = 2^3 = 8$

q_E) $1 \text{ GB} = 1024 \text{ MB}$


$1024 = 256 + 256 + 128 + 128 + q_E \times 64 \Rightarrow q_E = 4$

e) → Orizzonte che

$$1 \text{ GB} = 2^{20} \text{ MB} = 2^{30} \text{ B} = 2^{m_{\text{banco}}} \times 4 \text{ B} \Rightarrow m_{\text{banco}} = 28$$

numero degli indirizzi presenti nel banco
 $2^{28} \rightarrow 256 \text{ M}$ (megabyte di memoria)

$A_{27} A_{26} \dots A_0$ indirizzamento del banco
 28 bit



→ Suddiviso il banco di memoria in blocchi di dimensione E utilizziamo le formule della logica precedente

Per la disposizione dei blocchi che ho a disposizione (la cui dimensione è un multiplo intero di 64MB) la scelta è arbitraria

Consideriamo ora la logica di funzionamento dei CS dei vari blocchi

• Lo spazio di indirizzamento ^{totale} dei blocchi A, per come li ho disposti, è pari allo spazio di indirizzamento del banco, pertanto i blocchi A devono funzionare tutti contemporaneamente
 $\overline{CS_A} = 0$

• I blocchi B devono funzionare quando l'indirizzo appartiene alla seconda metà del banco, cioè è del tipo $1x \dots x$.

Pertanto
 $\overline{CS_B} = \begin{matrix} 1 & x & 1x \dots x \\ 0 & x & 0x \dots x \end{matrix} \Rightarrow \overline{CS_B} = \overline{A_{27}}$

I blocchi D funzionano come i B, dunque $\overline{CS_D} = \overline{CS_B}$


Il blocco E_1 ed i blocchi E devono funzionare quando l'indirizzo si trova nella prima colonna del banco

A_{27}	A_{26}	\overline{CS}_e	
0	0	0	$\overline{CS}_e = \overline{CS}_{E1} = \overline{A_{27} \cdot A_{26}} = A_{27} + A_{26}$
0	1	1	
1	0	1	
1	1	1	


I blocchi E_2, E_3, E_4 funzionano quando l'indirizzo si trova nella seconda colonna, pertanto

A_{27}	A_{26}	\overline{CS}_{Ei}	
0	0	1	$\overline{CS}_{Ei} = \overline{A_{27} \cdot A_{26}} = A_{27} + \overline{A_{26}}$ $i=2,3,4$
0	1	0	
1	0	1	
1	1	1	

Per gestire il banco di memoria sarà necessario una rete combinatoria del tipo




DECODER → rete combinatoria che, dati n bit in ingresso, presenta in uscita 2^n linee, una sola delle quali presenta un valore diverso dalle altre




Un Multiplexer (MUX) è una rete combinatoria che funziona da selettore secondo una funzione algebrica.

$$D. f(x_0, x_1) = (\bar{x}_1 \bar{x}_0) f_0 + (\bar{x}_1 x_0) f_1 + (x_1 \bar{x}_0) f_2 + (x_1 x_0) f_3$$

Circuitalmente questo corrisponde a




Sono vere indicate anche con il simbolo



x_1, x_0 sono detti INGRESSI di SELEZIONE

MUX
 realizza una qualsiasi funzione combinatoria in n variabili
 funziona come un interruttore a più scatti, permettendo la propagazione di un unico segnale fra 2^n scelte (e n sono gli ingressi)



Esempio
 Consideriamo la seguente tabella di verità



x_2	x_1	x_0	f
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

Forme canoniche:

SP: $(\bar{x}_2 \bar{x}_1 \bar{x}_0) + \bar{x}_2 \bar{x}_1 x_0 + \bar{x}_2 x_1 \bar{x}_0 + \bar{x}_2 x_1 x_0$

PS: $(x_2 + \bar{x}_1 + x_0) \cdot (\bar{x}_2 + x_1 + \bar{x}_0) (\bar{x}_2 + \bar{x}_1 + x_0) (\bar{x}_2 \bar{x}_1 + \bar{x}_0)$

con Karnaugh



per realizzare $\textcircled{3}$ sono necessari

- 1 porta OR a 8 ingressi
- 8 porte AND a 3 ingressi


E' possibile realizzare un MUX piu economico di $\textcircled{3}$ che realizzi tuttora la medesima funzione logica

→ usando la f funzione di una delle variabili di ingresso di $\textcircled{3}$ (es. $f = f(x_0)$).

x_2	x_1	x_0	f
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

$f_0(x_0) = 1$
 $f_1(x_0) = x_0$
 $f_2(x_0) = \bar{x}_0$
 $f_3(x_0) = 0$

$\textcircled{4}$



$f_0(x_0), f_1(x_0), f_2(x_0), f_3(x_0)$ sono tutte e sole le f. sempl. con una var. booleana.



Per realizzare \otimes_4 sono necessarie 1 porta OR a 4 ingressi e 4 porte AND a 3 ingressi.

Om. La ragione della dipendenza fra \otimes_3 e \otimes_4 in termini dimensionali reside nel fatto che il multiplexer realizza L : è una tabella di verità, e pertanto vi è una dipendenza esponenziale dal numero di ingressi: aggiungere una variabile raddoppia la dimensione del MUX (da 4 a 8 porte AND con ingressi opportunamente negati).

La circuitica attraverso la logica

Il calcolatore al suo interno lavora con funzioni logiche, non circuitiche; per implementare al suo interno funzioni di tipo circuitico è pertanto necessario utilizzare operatori logici



Il **COMPARATORE** è una rete combinatoria che, dati due numeri A e B che n bit in rappresentazione usuale, stabilisce se $A \geq B$.



da somma di questi tre eventi (ciascuno dei quali può assumere esclusivamente valore 0 o 1) deve essere 1

a_i	b_i	$e_i = "a_i = b_i"$	$g = "a_i > b_i"$	$l = "a_i < b_i"$
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0

XOR negato




$$E = e_{n-1} \cdot e_{n-2} \cdot \dots \cdot e_1 \cdot e_0 \quad \& \quad E=0 \quad a_i > b_i \quad \forall \quad a_i < b_i$$

$$G = g_{n-1} + g_{n-2} e_{n-1} + e_{n-1} e_{n-2} g_{n-3} + \dots$$

$$L = e_0 + g_0$$

Supponiamo di voler realizzare un dispositivo che implementi la somma ritardata fra due numeri.



e carry bit
(bit di riporto della somma)

La tabella di verità e'

↓ la sua mappa di Karnaugh e'

a_1	a_0	b_1	b_0	c	S_1	S_0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

		$b_1 b_0$			
$a_1 a_0$		00	01	11	10
	00	0	0	0	0
01	0	0	1	0	
11	0	1	1	1	
10	0	0	1	1	

$$c = a_0 b_1 b_0 + a_1 b_1 + a_1 a_0 b_0$$

Consideriamo

$a_0 b_1 b_0 \Rightarrow$ $a_1 a_0$ e' dispari (perche' $a_0=1$)
 $b_1 b_0 \stackrel{\text{"vale"}}{=} 3$ (perche' entrambi sono a 1)

$a_1 b_1 \Rightarrow$ $a_1 a_0$ e $b_1 b_0$ valgono ciascuna almeno 2 perche' $a_1=1$ $b_1=1$


$a_1 a_0 b_0 \Rightarrow$ $a_1 a_0$ vale tre
 $b_1 b_0$ e' dispari (perche' $b_0=1$)

ROM

Una ROM (Read Only Memory) è un dispositivo che realizza in scala 1:1 una tabella di verità in logica positiva.

È una memoria di sola lettura, nella quale tutti i possibili dati sono stati già precalcolati.

Circuitalmente, ogni ROM è costituita da un blocco AND che si comporta da decoder (da m ingressi presente in uscita 2^m esiti) e da un blocco OR che ~~promemora~~ codifica una funzione da n bit a partire da 2^m ingressi



✓ l'encoder è un disp. programmabile: realizza 1:1 una funzione logica

Dal punto di vista funzionale, una ROM si comporta come una memoria non volatile di dimensione

$$S^1 = 2^m \times n$$

↓
memoria che permette la lettura ma non la scrittura dei suoi dati e che mantiene quanto memorizzato

→ il decoder genera tutti i possibili esiti e li trasmette all'encoder